#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62257698 A

(43) Date of publication of application: 10 . 11 . 87

(51) Int. CI

G11C 11/40

(21) Application number:

61099903

(71) Applicant:

OKI ELECTRIC IND CO LTD

(22) Date of filing: 30 . 04 . 86

(72) Inventor:

TANAKA KOTARO KAWAKAMI YASUSHI AKIYAMA MASAHIRO


#### (54) SEMICONDUCTOR STATIC MEMORY CELL

# (57) Abstract:

PURPOSE: To prevent suitably the destruction of read due to stored electric charge by connecting respectively a capacitance between a constant potential and each drain of the 1st and 2nd FETs to utilize the discharge state of the capacitance thereby improving the read speed.

CONSTITUTION: When a signal of H level is stored in a node N11 and a signal of L level is stored in a node N12, a capacitor 17 is discharged and a capacitor 18 is charged. In bringing the word line W to the H level, since the impedance of the capacitor 17 in the discharge state is low, the signal of the node N12 is read quickly. Since bit lines B, the inverse of B have a large wiring capacitance in general, when the FETs 13, 14 are conducted, the content of the nodes N11, N12 is changed by the momentary level of the bit lines B, the inverse of B, hat is, read destruction takes place, but the electric charge in the capacitors 17, 18 hardly cause read destruction.

COPYRIGHT: (C)1987, JPO& Japio



⑩日本国特許庁(JP)

⑩特許出願公開

# <sup>®</sup> 公 開 特 許 公 報 (A) 昭

昭62-257698

(int,Cl.4

識別記号

庁内整理番号 7230-5B 母公開 昭和62年(1987)11月10日

G 11 C 11/40

3 0 1 72

審査請求 未請求 発明の数 1 (全4頁)

②特 頤 昭61-99903

②出 願 昭61(1986)4月30日

 60発 明 者
 田 中
 幸 太 郎

 60発 明 者
 川 上
 康

 60発 明 者
 秋 山
 正 博

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号

切出 顋 人 沖電気工業株式会社
の代 理 人 弁理士 柿本 恭成

nn 6m 40

1. 発明の名称

半球体スタティックメモリセル

### 2.特許請求の範囲

31と第2の電界効果トランジスタのゲートと ドレインがたすき接続されたフリップフロップ回 路を有する半郊体スタティックメモリセルにおい て、

前記第1および第2の電界効果トランジスタの るドレインと一定電位との間に、それぞれ容量を 接続したことを特徴とする半導体スタティックメ モリセル。

3.発明の詳細な説明

(産業上の利用分野)

木苑明は、半哥体スタティックメモリセルに関 するものである。

(従来の技術)

従来、このような分野の技術としては、アイイ イ イ トランスアクションズ オン エレクトロン デバイセス (IEEE TRANSACTIONS ON ELECTRON DEVICES)、ED-32 [9](1985-9)P.1797-1801に記載されるものがあった。以下、その続 成を図を用いて説明する。

第2図は従来の半導体スタティックメモリセル の一構成例を示す回路図である。

このメモリセルは、データの入出力を行う一対のビット線B、Bとアドレス信号伝送用のワード線Wを有し、これらピット線B、B及びワード線Wには電界効果トランジスタ(以下、FET という)1.2.3.4、及び抵抗5.6が接続されている。ここで、FET1と2のゲートとドレインはたすき接続され、フリップフロップ回路を構成している。また、FET1は、そのドレインがノード(接続のソースが接地電位VSS に、それぞれ接続されている。FET2は、そのドレインがノードM2及び抵抗6を介

して電製電圧VDD に、そのソースが接地電位VSS に、それぞれ接続されている。

次に、動作を説明する。

#### (1) 記位勁作

フード級WがLレベルの時、FET3,4は高低抗となり、FET1.2及び抵抗5.6 で構成される回路がピット級B、Tから切り繋される。この時、ノードN1がHレベル、ノードN2がLレベルとすると、ノードN1のHレベルによりFET2が減強状態となってノードN2のLレベルを下げるように動作し、またノードN1をHレベルにしようとする。そのため、ノードN1のHレベルにしようとする。そのためいに又状態を保持するように作用し、記憶回路として別状態を保持するように作用し、記憶回路としてドN2がHレベルの場合も、同様に現状態を保持するように動作する。

#### (ii) 読み出し動作

ワード級WにHレベルの信号を印加すると、

逆に、書き込みがしやすいようにFET1.2のゲート幅を小さくすると、読み出し時にピット線B、 耳上の雑音によって記位内容が変わる、いわゆる 読み出し破壊が起こりやすくなるという問題点が あった。

木発明は前記従来技術が持っていた問題点として、動作速度および保持特性上において制限を受ける点について解決した半路体スタティックメモリセルを提供するものである。

#### (周知点を解決するための手段)

本発明は前配問知点を解決するために、第1と 第2のFET のゲートとドレインがたすき接続され たフリップフロップ回路を有する半導体スタ ティックメモリセルにおいて、前記第1および第 2のFET の名ドレインと一定電位との間に、それ ぞれな量を接続したものである。

# (作用)

)

太苑明によれば、以上のように半弱体スタ ティックメモリセルを構成したので、第1と FET3,4が再通状態になり、ノードN1の信号が一方のビット以事に、ノードN2の信号が値力の信号以 耳にそれぞれ思われ、このメモリに保持された記 位内数を読み出すことができる。

#### (川) 出き込み動作

ワード級WにHレベルの信号を印加した状態で、一方のピット級BにLレベルの信号、他方のピット級BにHレベルの信号をそれぞれ外部から印加することにより、ノードNIにLレベル、ノードN2にHレベルの信号をおき込むことができる。
(発明が解決しようとする問題点)

しかしながら、上記構成のメモリセルでは、次のような問題点があった。

メモリセルの動作速度を速くするためには、 FET1.2に大きなゲート幅のFETを使う必要がある。そうすると、FET3.4の導通時のインピーダンスに比べてFET1.2の導通時のインピーダンスが小さくなりすぎて暫き込み不可能になるという問題点があった。

第2のFETのドレインと一定電位との間にそれぞれ接続された容量は、その放電状態により設み出し速度を向上させると共に、その密積電荷により 説み出し破壊を防止するように倒く。従って消配 問題点を除去できるのである。

#### (災施例)

第1図は本発明の一実施例を示す半導体スタ ティックメモリセルの回路図である。

このメモリセルは、ワード級W及び一対のビット級B、Bを有し、それらにFETI1,12,13,14、抵抗15,18、及び容量17,18 が接続されている。

FET (第1のFET) 11は、そのドレインがノード11及び抵抗15を介して電源地圧VDD に、そのソースが接地電位VSS に、そのゲートがノードN12 に、それぞれ接続されている。FET (第2のFET) 12は、そのドレインがノードN12 及び抵抗18を介して電源電圧VDD に、そのソースが接地電位VSS に、そのゲートがノード11に、それぞれ接続されている。これらFET11、12でフリップフロッ

プ回路が構成されている.

ノードNII は、密型18を介して接地電位VSS に 接続されると共に、FET13 のソースに接続されて いる。ノードNI2 は、容型17を介して接地電位 VSS に接続されると共に、FET14 のソースに接続 されている。FET13 は、そのドレインがピット級 Bに、そのゲートがワード級Wにそれぞれ接続さ れている。FET14 は、そのドレインがピット級 に、そのゲートがワード級Wに接続されている。

木実施例の特徴は、従来の回路に容量17.18 を 付加した点にある。

次に勁作について説明する。

このメモリセルにおけるノードNI1,M12 にピット級B、耳上の包号が記憶される動作は、従来の回路と同じである。例えば、ノードNII にHレベル、ノードNI2 にLレベルの包号が記憶されていたとする。この時、一方の容量17は放電状態、他方の容量18は充電状態となっている。

次に、ワード級WをHレベルにすると、放電状

路に比べて本実施例のメモリセルの方が長くかかる。しかし、メモリセルへの書き込み時間は、一般に該メモリセルの動作速度よりも、周辺回路での所要時間が多くの部分を占めているため、あまり間額とならない。

このように、本実施例では容量17.18 を設けたため、動作速度を違くできるばかりか、保持特性の向上を針ることができる。

なお、上記実施例では、容量17,18 をFET12,11のドレインと接地電位VSS との間に接続したが、これらの容量17,18 をFET12,11のドレインと電源電圧VDD との間に接続するか、あるいはそれら接地電位VSS 及び電源電圧VDD の両方に接続するようにしても、上記実施例とほぼ同様の作用、効果が得られる。また、第1図中のFET13,14及び抵抗15,18 等を他の回路案子に変えたり、それらの回路配置を変形することも可能である。

#### (発明の効果)

以上詳細に設明したように、木発明によれば、 容積を付加したので、故容量の放電状態を利用し 底にある容量17のインピーダンスが低いため、従来の回路がFET12 における海通状態のインピーダンスだけでピット級百をレレベルにしようとしていたもの比べて、より速くノードN12 上の包分を読み出せるようになる。また、ピット級B、百日 中般に大きな配級容量を有しているため、ワード級 WをHレベルにしてFET13.14を海通状態にしたとき、その瞬間のピット級B、百のレベルによってメードN11.N12 の内容が変化する、いわゆる設み出し破壊が起こるが、容量17.18 の存在のために、数容量17.18 に充電された電荷によって読み出し破壊が起こりにくくなっている。

このメモリセルの内容を含き換える書き込み動作の場合、容量17.18 は充電と共に高インピーダンスとなるため、従来回路におけるFET1,2のゲート報を大きくしたときのように、書き込み不可となることもない。また、書き込み時間については、このメモリセルの動作だけを見ると、容量17.18 への充電時間が必須となるため、従来の回

て読み出し速度の向上が計れると共に、 敲容量の 密積電荷により読み出し破壊を的飛に動止でき \*

# 4.図面の簡単な説明

第1図は木是明の一実施例を示す半導体スタティックメモリセルの回路図、第2図は従来の半 導体スタティックメモリセルの回路図である。

11… 第 1 の FET 、 12… 第 2 の FET 、 13,14 … FET 、 15.18 … 抵抗、 17,18 … 容益、 B、 B・・・・ビット級、 W・・・ワード級。

出额人代理人 柿 太 悲 成

# 特別昭62-257698 (4)

